青岛科技大学实验报告实验课程：EDA技术实验姓名：李伟鹏学号：0807010616年级：08专业班级：自化086台号：DX13实验日期：2010-12-04自动化与电子工程学院实验一运算电路的设计与仿真一、实验目的1．设计一个1位全加器，设计模块分层次。2.先设计半加器，再用半加器构成1位全加器。3．对设计的两层电路分别进行编译综合与仿真分析。二、实验准备1．阅读教材第3章（电子工业出版社）有关内容。2．画出设计的逻辑电路图。三、实验内容与步骤1．在自己建立的工作目录下，输入所设计的逻辑电路图。半加器的电路如下：全加器的电路如下：2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图：设计输入、综合RTL电路图、仿真波形）半加器仿真结果如下：结果分析：半加器由一个与门和一个异或门组成，两个一位二进制数相加，二进制数作为输入端，为acin，bcin，本位和输出sum，进位输出co。通过分析结果符合实际结果的输出，当acin，bcin都为1时，输出结果为co=1且sum=0。全加器仿真结果：仿真结果分析：全加器可由两个半加器模块与一个或门组成，实现了两个二进制数与进位的相加。输入信号a、b与cin三个信号相加，cout输出进位信号，sum输出相加后的低位。通过分析，当a=1，b=1，cin=1时，输出结果为cout=1，sum=1，结果符合实际情实验二触发器的设计与仿真一、实验目的1．用Verilog设计一个触发器。2．对设计的触发器进行仿真分析。二、实验准备1．阅读教材第8章相关内容。2．用Verilog语言设计一个边沿触发器（可选D、JK、T、RS），要求带有异步（或同步）置位和复位功能。三、实验内容与步骤1．在自己建立的工作目录下，编写输入所设计的程序。带同步清零，同步置一的D触发器，程序如下：2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图：设计输入、综合RTL电路图、仿真波形）（要有仿真结果简单分析）仿真结果分析：此D触发器带同步置0，同步置1的功能，高电平有效，当set=1，且reset=1时，输出q，qn受输入d的控制，且受时钟信号的同步控制，结果符合实际情况。程序综合出来的硬件电路结果如下：实验三3位LFSR的设计与仿真一、实验目的1．用Verilog设计一个3位线性反馈移位寄存器电路。2．对设计的电路进行仿真分析。二、实验准备1．阅读教材第8章和提供的的参考资料。2．用Verilog语言设计一个3位线性反馈移位寄存器电路。三、实验内容与步骤1．在自己建立的工作目录下，编写输入所设计的程序。2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图：设计输入、综合RTL电路图、仿真波形）（要有仿真结果简单分析）仿真结果分析：线性反馈移位寄存器是将两个（或多个）高位触发器的输出结果进行异或运算，然后反馈到输入端。它的作用是产生伪随机序列。状态图为000-111-110-100-001-010-101-011-111依次循环。结果与先前计算结果一致。程序综合出来的硬件电路结果如下：