可编程逻辑器件电路设计设计任务书（三个题目任选其一）课题1.出租车计费器的FPGA实现出租车计费系统电路模块工作原理图（参考图，也可以自己设计一个工作原理图）注意：扫描时钟采用实验箱上面的分频时钟设计要求：1.运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。2.在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。3.路程和路费分别用4位数码管来显示。设计任务：1、能进行正常的时、分、秒计时功能，分别由6只数码管显示24小时、60分、60秒。2、按下试验箱上的某个按键时，计时器迅速递增，并按24小时循环，计到23小时后再回到00。3、按下试验箱上的某个按键时，计分器迅速递增，并按60分循环，计到59分后再回到00。4、利用试验箱上的扬声器可以实现整点报时功能，当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒时鸣叫，鸣叫声频率为500HZ，整点报时频率可定义为1KHZ.设计要求：1.运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。2.在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。3.具体时间用6位数码管来显示，具有整点报时功能.设计任务1、精度应大于1/100s计时器能显示1/100s的时间。故能供给计时器内部定时的时钟脉冲频率应大于100Hz，可选1kHz。2、计时器的最长计时时间为2分钟需要一个5位的显示器，显示的最长时间为1分59.99秒3、设置复位和启/停开关复位开关用来使计时器清零，并作好计时准备。启/停开关的使用方法应与传统的机械式计时器相同，即按一下启/停开关，启动计时器开始计时。再按一下启/停开关计时器终止。keyin键输入设计要求：1.运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。2.在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。3.用6位数码管来显示计时结果。考核标准由指导老师组成考核小组对小组中的每位同学进行考核；10%验收时，完成叙述并回答问题；10%功能的实现程度及是否符合题目任务要求；50%设计报告；25%功能完成的先后时间（越早完成、报告上交，成绩也越高）；5%温馨提示：1.熟悉VHDL代码的开发流程（编写代码、存盘、路径指向、编译、功能仿真、引脚配置、再编译、下载）。2.熟悉实验箱使用手册，查找实验箱上FPGA引脚所连接的资源（数码管、按键、发光二极管、扬声器、基准时钟）。3.要放开思路去做，能完成任务要求就可以。