编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第PAGE8页共NUMPAGES9页第PAGE\*MERGEFORMAT8页共NUMPAGES\*MERGEFORMAT9页数字电子技术电子钟设计报告信息工程系应用电子1001陈明晴2011.12电子钟设计报告一、设计目的数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。此次设计与制作电子钟的目的是让学生在了解数字钟的原理前提下，运用刚刚学过的数电知识设计并制作数字钟，并且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及使用方法。由于数字钟包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法，从而实现理论与实际相结合。总的来说，此次课程设计，有助于我们学生对电子线路知识的整合和电子线路设计能力的训练，并为后续课程的学习和毕业设计打下一定的基础。二、工作任务设计制作一个数字电子钟：1、能进行正常的时、分、秒计时功能，使用6个七段发光二极管数码管显示时间。其中时位以24小时为计数周期，既从00开始到23后再回到00.2、能绘制数字钟电路的原理图和合理的布线图。3、由晶体振荡器提供时间基准信号。三、设计原理数字电子钟是一个对标准频率进行计数的计数电路。它由振荡器、分配器、计时器、译码器和显示器组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数，显示满刻度为23时59分59秒。原理图如下所示：（一）数字电子钟电路设计及芯片1、CD4060脉冲触发电路图1CD4060引脚图上图所示为CD4060芯片引脚图，CD4060由一振荡器和14级二进制串行计数器位组成，CR为高电平时，计数器清零。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。图2CD4060秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2所示。2、时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，根据设计要求，小时计数器为24进制计数器。用6个74LS90组成两个60进制和一个24进制计数器。分别如图3和4。图360进制电路图424进制电路3、二十四进制（“时”）计数译码显示电路的制作与调试二十四进制（“时”）计数译码显示电路原理如5所示。该电路由二十四进制计数器和译码显示两部分电路组成。图5二十四进制（“时”）计数译码显示电路原理图4、六十进制（“分”、“秒”）计数译码显示电路的制作与调试下图所示为六十进制（“分”、“秒”）计数译码显示电路原理图，如图6所示：图6原理图图774LS48引脚排列图874LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元。注：集成异步计数器74LS9074LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图8为74LS90引脚排列，表1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。表1输入输出功能清0置9时钟QDQCQBQAR0(1)、R0(2)S9(1)、S9(2)CP1CP2110××0××0000清00××011××1001置90××00××0↓1QA输出二进制计数1↓QDQCQB输出五进制计数↓QAQDQCQBQA输出8421BCD码十进制计数QD↓QAQDQCQB输出5421BCD码十进制计数11不变保持四、设计设备及器件1、＋5V直流电源2、双踪示波器3、万用表4、单次脉冲源5、译码显示器6、74LS48×6CD4060×174LS90×6电阻、电容若干五、设计内容由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即