数字电子技术实验讲义（完整版）实用资料(可以直接使用，可编辑完整版实用资料，欢迎下载）预备实验门电路逻辑功能及测试实验目的熟悉门电路逻辑功能。熟悉示波器使用方法。实验仪器及材料双踪示波器74LS00四2输入与非门2片74LS20二4输入与非门1片74LS86四2输入异或门1片预习要求复习门电路工作原理及相应逻辑表达式。熟悉所用集成电路的引线位置及各引线用途。了解双踪示波器使用方法。图0-1实验内容实验前先检查电源是否正常，然后选择实验用的集成电路，按自己的实验接线图接好连线，特别注意Vcc及地线不能接错。先接好后经实验指导教师检查无误后可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。测试门电路逻辑功能选用74LS20按图0-1接线输入端接S1-S4（电平开关输出插口），输出端接电平显示发光二极管（D1-D8任意一个）。将电平开关按表0-1置位，分别测出电压及逻辑状态。表0-1输入输出1234Y电压（V）HHHHLHHHLLHHLLLHLLLL异或门逻辑功能测试选74LS86按图0-2接线输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。将电平开关按表0-2置位，将结果填入表中。图0-2表0-2输入输出ABYLLLLHLLLHHLLHHHLHHHHLHLH逻辑电路的逻辑关系用74LS00按图0-3，0-4接线，将输入输出逻辑关系分别填入表0-3，0-4中。写出上面两个电路逻辑表达式。图0-3表0-3输入输出ABYZLLLHHL图0-4HH表0-4输入输出ABYZLLLHHLHH利用与非门控制输出用74LS00按图0-5接线，S接任一电平开关用示波器观察S对输出脉冲的控制作用。用与非门组成其它门电路并测试验证组成或非门：用一片四2输入与非门组成或非门，画出电路图，测试并填表0-5。组成异或门：将异或门表达式转化为与非门表达式后，画出逻辑电路图，测试并填表0-6。表0-6输入输出ABY00011011表0-5输入输出ABY00011011图0-5实验报告按各步骤要求填表并画出逻辑图。思考题怎样判断门电路逻辑功能是否正常？与非门的一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？异或门又称可控反相门，为什么？实验一TTL与非门主要参数测试实验目的掌握TTL与非门电路主要参数的意义及测试方法。实验仪器及材料双踪示波器1台直流稳压电源1台直流表（μA/mA）各1只万用表1只实验内容测试表所列TTL与非门的各项参数，记录测试结果。待测参数符号测试条件测试电路测试结果输入短路电流待测输入接地，其余开路，空载0.22输入交叉漏电流待测输入接+5V，其余接地，空载X输出高电平待测输入接地，其余开路。4.37输出低电平待测输入接+1.8V，其余开路，负载接380Ω。0.37开门电平待测输入端接可变电源，输出接等效负载，时1.28关门电平待测输入端接可变电源，输出时1.07扇出系数待测输入接+1.8V，调，保证输出电压，10ma空载通导功耗输入端全部开路，输出空载1ma空载截止功耗待测输入端短路，输出空载同上平均传输延迟时间X注：平均延迟时间及其测试原理平均延迟时间图1-1平均传输延迟时间如图1-1所示，是输出脉冲下降到0.5相对于输入脉冲上升到0.5的延迟，叫做导通延迟时间。是输入脉冲上升到0.5相对于输出脉冲下降到0.5的延迟，叫做截止延迟时间。测试可用环形振荡器法，电路如图1-2（a）所示。这种方法是用奇数个与非门组成环形振荡器。图1-2（a）是用三个与非门组成环形振荡器，1-2（b）是各点的波形，由波形图可见，由三个与非门组成的环形振荡器的输出波形（图中3点波形）的周期，正好是三个与非门的平均延迟时间的2倍，即，其中T由示波器测定。实验报告记录TTL与非门的各项参数的测试结果。思考题根据测得的开门电平和关门电平分别求出电路的高电平噪声容限和低电平噪声容限。为什么一个与非门的扇出系数仅由输出为低电平时的扇出系数来决定？能否将两个TTL与非门的输出端并接在一起工作？为什么？（a）tpd测试电路图1-2环形振荡器及各点波形