在PCB设计过程中，需要通过设置各种规则，以满足各种信号的阻抗。比如，常用的高速差分线，我们常控的100欧姆，那么到底走多宽的线以及差分线之间的间距到底是多少，才能满足设计要求的100欧姆阻抗呢本文就对Allegro种的基本规则设置做一个详细的讲解。注：本文是基于Allegro15版本的。对于16版本不适用。首先需要打开规则管理器，可通过以下三种方式打开：-、点击工具栏上的图二、点击菜单Sctup->Constraints三、在命令栏内输入Sns"并回车打开的规则管理器如下:曲ConstraintsSys[L~],fx]Standarddesignrules:On-lineDRC®|OrfOOffSetstandardvalues...EKtendfed-de^igrMules:Spacinqrule$et间距规则设置线间°丨距Attachprop&rt^znets...Setvalues...Assignmenttable...SetDRCmodes...Physical(lines?vias)rule物理规则，设set:・置线宽[AttachpiopeN驚nek…Setvalues...Assignmenttable...SetDRCmodes...Designcon$traint$...ElecHicelcom：t闭int疑心…Constraint^rea$□AreasrequireaTYPEproperty|Add|Attachproperty,shapes...|Ot][Help]在最上而一栏有一个On-lineDRC,这是对画板过程中不停检测是否违反规则，并可产生DRC。一般我们都默认开启。可以实时査看产生的DRC错误，并加以修正。接下来的Spacingruleset是对走线的线间距设置。比如对于时钟线、复位线、及髙速査分线。我们可以再这里而加一规则，使英离其它信号线尽可能的远。Physical(lines/vias)rule是针对各种物理规则设置，比如线宽，不同信号线的set过孔等。例如我们可通过电源网络的设置，使英默认线宽比普通信号走线更粗，已满足走线的载流能力。现针对一个时钟及电源，分别设置间距规则和物理规则。首先筛选网络，对于需要设巻线间距规则的网络赋上Net_Spacing_Type属性、而对于需要设置线宽规则的网络赋上Net_Physical_type。而对于即要线间距和线宽规则约束的网络，可将Net_Spacing_Type及Net_Physical_t3rpe属性同时赋上。本例针对的时钟网络，只需要对英赋上Net_Spcing_Type,方法如下:点击菜单Edit->Propertiesa■DisplaySetupMoveF4Copy—MirrorrriSpin■VkCh^mgeF12—DeleteDel犷CopyzcSplitPlane►VertexF7DeleteVertexTextGroupsPropertiesF2ffetPropeFt・•Wo]Lttw.nflearn.comCtrl+r然后在右侧Find一栏中选择Nets.如下图所示:OptionsjFindVisibilityDesignObjectFindFilter□Groups□Shapes□Comps：OVoidsCline$eg$j□Synnbob10lherSegiQ-EuntlionsIFiguresR/lNetsEJDRCerror□Pins$~IText□ViasRatsnests□Clines□RatTI|Lines$FindtiyNameN«ame21IPropertyv*>MOG.Z"]如果你知道PCB上网络名，那么你可以直接在PCB上选择一个网络。假如你并不知道到底哪个网络是时钟，那么你可以选择Find下而的MoreIOptionsIFindjVisibilityDesignObjectFindFilter[All"】[AllOff1IIGroups□Shapesl~~lComps□Voids□Symbols□Functions0Nets]PinsOViasPlClines□LinesORatT$FindByNameSymbol(orPin)YNJArnp7》1选择MOREMore...|然后在弹出的对话框中筛选出时钟网络。在上图中