安徽科技学院《数字电子技术》课程设计报告第页《数字电子技术》课程设计报告篮球24s倒计时板电路的设计与制作设计要求：1、具有显示24S计时功能；2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能;3、计时器为24S递减计时器，其计时时间间隔为1S；4、计时器减计时到零时，发出报警信号。设计人：李天明学号：1881080110专业：08计算机班级：1成绩：评阅人：安徽科技学院理学院篮球24s倒计时电路的设计与制作在篮球运动中，运动员持球超过24s时则属犯规，因此24s倒计时电路有很强的实用性。篮球24s倒计时电路从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次通过设计与制作篮球24s倒计时电路。而且通过篮球24s倒计时电路的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于篮球24s倒计时电路包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。一、设计要求（一）设计指标1、具有显示24S计时功能；2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能;3、计时器为24S递减计时器，其计时时间间隔为1S；4、计时器减计时到零时，发出报警信号。（二）设计要求1、画出电路原理图（或仿真电路图）；2、元器件及参数选择；3、电路仿真与调试；（三）制作要求自行装配和调试，并能发现问题和解决问题。（四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。二、原理框图1.设计原理24s倒计时电路的总体设计框图如下：24s倒计时电路总体总体设计框图它包括秒脉冲发生器、计数器、译码显示、控制电路、报警电路。其中计数器与与控制电路是主要功能模块。计数器完成24s计时功能，而控制电路完成系统的清零、启动、暂停、连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非站组成的多谐振荡器构成。译码显示电路由74LS48和共阴极七段显示器组成。报警电路在实验中可用发光二极管代替。2.设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成24s计时功能，而控制电路具有直接控制计数器的启动、暂停/连续计数、译码显示电路的显示和灭灯功能。为满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号cp，同时计数器完成置数功能，译码显示电路显示“24”字样当启动开关断开时，计数器开始计数iv暂停/连续开关打在暂停位置上时，计数器停下计数，处于保持状态；当暂停/连续开关打在令人连续进，计数器继续递减计数。三、各功能块电路图1.8421BCD码递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加锁计数功能。下图是74LS192外引脚及时序波形图。图中CPu、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。74LS192外引脚及时序波形图计数器在预置数的基础上完成加计数功能，当加计数到9时，co端发出进位下跳变脉冲，若时钟脉冲加到CPD端，且CPU=1,则计数器在预置数的基础上完成减计数功能，当减计数到0时，BO端发出借位下跳变脉冲。由74LS192构成二十四进制递减计数器如下图所示。它的计数原理是：只有当低位BO1端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全为零，且CPD为0时，置端LD2=0，计数器完成并行置灵，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。2.时钟模块为了给计数器74LS192提供一个时序脉冲信号，使其进行减计数，本设计采用555构成的多谐振荡电路（即时序脉冲产生电路），其基本电路如图所示。其中555管脚图如下图所示，由555工作特性和其输出周期计算公式可知，其产生的脉冲周期为：T=0.7（R1+2R2）C因此，我们可以计算出各个参数通过计算确定了R1取15k欧姆，R2取68K欧姆，电容取C为10uF，C1为0.1uF，这样我们得到了比较稳定的脉冲，且其输出周期为1秒。3.辅助时序控制模块为了保证系统的设计要求，在设计控制电路进，应正确处理各个信号这间的时序关系。从系统的设计要求可知，控制电路要完成以下四项功能：1.操作“直接清零”开关时，要求计数器灭灯。2.闭合“启动”开关时