ModelSim使用教程1典型的PLD设计流程2典型的PLD流程设计规范修改设计设计输入RTL仿真设计综合布局和布线门级仿真时序分析系统上验证系统产品3典型的PLD设计流程„设计输入–设计的行为或结构描述„RTL仿真(ModelSim)–功能仿真–验证逻辑模型(没有使用时间延迟)–可能要求编辑设计„综合–把设计翻译成原始的目标工艺–最优化•合适的面积要求和性能要求„布局和布线–映射设计到目标工艺里指定位置–指定的布线资源应被使用4典型的PLD设计流程„门级仿真(ModelSim)–时序仿真–验证设计一旦编程或配置将能在目标工艺里工作–可能要求编辑设计„时序分析„验证合乎性能规范–可能要求编辑设计„版图设计–仿真版图设计–在板编程和测试器件5ModelSim概览6ModelSim仿真工具„由Model技术公司开发„工业上最通用的仿真器之一„可在Verilog和VHDL仿真–OEM版本允许Verilog仿真或者VHDL仿真ModelSim产品„ModelSim/VHDL或者ModelSim/Verilog–OEM„ModelSim/LNL–许可Verilog或者VHDL，但是不同时许可„ModelSim/PLUS–设计者能立刻混合仿真Verilog和VHDL„ModelSim/SE–首要的版本–PLUS的所有功能连同附加功能„ModelSim/XE–为Xilinx提供的OEM版本8ModelSimOEM功能„提供完全的标准–‘87VHDL–‘93VHDL–IEEE1364-’95Verilog–SDF1.0-3.0–VITAL2.2b–VITAL‘95„易用的界面–通用的平台9用ModelSim仿真10课程安排„基本的仿真步骤„用户界面„功能仿真„Quartus输出仿真文件„时序仿真Model技术公司的ModelSim12ModelSim实现方法„交互式的命令行(Cmd)–唯一的界面是控制台的命令行,没有用户界面„用户界面(UI)–能接受菜单输入和命令行输入–课程主要讨论„批处理模式–从DOS或UNIX命令行运行批处理文件–不讨论13基本仿真步骤1Ö建立库2Ö映射库到物理目录3Ö编译源代码-所有的HDL代码必须被编译-Verilog和VHDL是不同的4Ö启动仿真器5Ö执行仿真141Ö建立ModelSim库UI)从主菜单里面:Design->CreateaNewLibraryCmd)从main,记录窗口:ModelSim>vlib<库名>15ModelSim库„包含编译设计单元的目录–VHDL和Verilog都被编译到库里„两个类型–Working(缺省值work)•包含当前被编译的设计单元•编译前必须建立一个working库•每个编译只允许一个–Resource•包含能被当前编译引用的设计单元•在编译期间允许多个•VHDL库能通过LIBRARY和USE子句引用16ModelSim设计单元„主要„次要–在一个特定的库中必须有唯–在相同的库里单元可以用一一的名字个普通名称–VHDL–VHDL•Entities(实体)•Architectures(体系)•PackageDeclarations(包•Packagebodies声明)–Verilog没有次要单元•Configurations(结构)–Verilog•Modules(模块)•UserDefinedPrimitives(用户定义原语)17VHDL预先确定库„VHDL–Librarystd包含packagesstandard和textio•这些packages初学者不要去修改„IEEEpure–包含唯一IEEE认可的std_logic_1164packages–用于仿真加速„IEEE–包含预编译的Synopsys和IEEE算法包–给std_logic的基本类型–用于仿真加速18vlib<library_name>命令„建立库<library_name>缺省值是„work_info_lockany_verilog_moduleany_vhdl_unit_primary.dat_primary.dat_primary.vhd<arch_name>.datverilog.asm<arch_name>.asm„Whe